在半導體行業(yè)內(nèi),中國臺灣地區(qū)可以算得上是舉足輕重。無論是第一大芯片代工廠臺積電,還是全球排名第四的聯(lián)發(fā)科,又或者是長期坐穩(wěn)世界封測第一的大廠日月光,中國臺灣的半導體實力一直都非常強勢。

臺灣半導體發(fā)展能有如今的成績,離不開一個機構(gòu)——臺灣工業(yè)技術研究院。這所1973年成立的研究院,極大的推動了臺灣工業(yè)發(fā)展。

到了目前,臺灣研究院仍然對于中國臺灣的發(fā)展具有極大的影響力,本文整理了臺灣工研院的最新半導體技術,也能一窺半導體行業(yè)的發(fā)展。

磁阻式隨機存取記憶體

隨著晶圓代工廠切入先進、高效能微處理器,搭配的記憶體技術也要突破現(xiàn)有的記憶體能。磁阻隨機存取存儲器 (MRAM) 是一種非易失性存儲器技術,它依賴于兩個鐵磁層的(相對)磁化狀態(tài)來存儲二進制信息。目前來說,磁性記憶體(MRAM)是最高效能的新一代記憶體技術,工研院已完成第二代STT MRAM以及最先進的第三代SOT MRAM技術。

STT MRAM是通過自旋電流實現(xiàn)信息寫入的一種新型MARM,屬于MRAM的二代產(chǎn)品,解決了MRAM寫入信息存在的問題。其核心仍然是一個MTJ(磁性隧道結(jié)),由兩層不同厚度的鐵磁層及一層幾個納米厚的非磁性隔離層組成,它是通過自旋電流實現(xiàn)信息寫入的。目前,STT MRAM已經(jīng)從幾家代工廠(GlobalFoundries、英特爾、三星、臺積電和聯(lián)電)中脫穎而出,成為一種非常有吸引力的IP選擇。

比起STT MRAM來說,第三代SOT MRAM(自旋軌道轉(zhuǎn)矩MRAM)速度更快、密度更高、效率也更高。

工研院解釋,相較臺積電、三星等量產(chǎn)的第二代MRAM技術,SOT-MRAM為寫入電流不流經(jīng)元件磁性穿隧層結(jié)構(gòu)的方式運作,避免現(xiàn)有MARM操作時,讀、寫電流均直接通過元器件對元件造成損害的情況。同時也具備更穩(wěn)定、更快速存取數(shù)據(jù)的優(yōu)勢。

工研院透露該技術已成功導入自有的試量產(chǎn)晶圓廠,在與廠商的合作方面,工研院不便透露與臺積電等廠商的合作,但已有超過十家半導體廠商進行技術授權(quán)或合作,并且可以確定臺積電在發(fā)展新興記憶體中工研院會有所貢獻。

鐵電隨機存取記憶體(FRAM)

隨機存取記憶體技術中,鐵電記憶體的寫入能量是最有優(yōu)勢(<2 mJoule), 不同于電阻式/相變化式/磁性元件都是讀取電阻類元件,鐵電元件是電容式元件,先天上擁有低漏電流的特性。

FRAM第一個優(yōu)點是可以跟隨總線速度(busspeed)寫入。其與EEPROM的最大不同便是FRAM在寫入后無須任何等待時間。而EEPROM則要等待幾毫秒(ms)才能寫進下一筆資料。

其次,FRAM是幾乎可以無限次寫入并且具有超低功耗。EEPROM的慢速和高電流寫入使得它需要有高出FRAM存貯器2,500倍的能量去寫入每個字節(jié)。

目前工研院對于FRAM的研究有三個方面:

1.鐵電元件(FE-MIM)跟主流CMOS技術的結(jié)合即為鐵電隨機存取記憶體FRAM。

2.低電壓平面鐵電記憶體技術(2D-FRAM)。

3.高密度三維記憶體技術(3D-FRAM)。

工研院使用獨特量子穿隧效應達到非揮發(fā)性儲存的效果,通過氧化鉻鋯鐵電穿隧接面,可使用比現(xiàn)有存儲器低上1000倍的極低電流運作,并達到50納秒的快速存取效率與大于1000萬次操作的耐久性,此元件將來可用于實現(xiàn)如人腦中的復雜神經(jīng)網(wǎng)絡,進行正確且有效的AI運算。

由于對于電腦運算速度的要求越來越高,記憶體內(nèi)運算的市場也隨之擴大,在資料密集型應用中,如機器學習、人工智能等。為了克服傳統(tǒng)的馮·紐曼架構(gòu)的限制,記憶體內(nèi)運算是目前追求的一種架構(gòu)。

目前來說,工研院高效能的CIM macro IP為國際領先,擁有30TOPs/w@4bit以及15TOPs/w@8bit。

基于低功耗高能效CIM核心,可以實現(xiàn)低功耗Always-ON AI語音應用,并大幅延長待機使用。目前工研院已與部分廠商開始合作一些影像辨識及語音辨識的系統(tǒng)開發(fā)。工研院在記憶體的產(chǎn)業(yè)效益已達臺幣14億以上,其中RRAM技轉(zhuǎn)國際半導體均已量產(chǎn),2020年產(chǎn)業(yè)效益預估可達8000萬,包含國內(nèi)外半導體大廠技術合作、專利技轉(zhuǎn)等。

晶圓級記憶體堆疊應用服務

工研院研發(fā)「硅穿孔中介層整合技術」,用于動態(tài)隨機存取記憶體(Dynamic Random Access Memory;DRAM)兩層堆疊架構(gòu),建立Oxide-to-Oxide晶圓級接合技術,以DRAM real wafer 驗證,堆疊制程前后良率幾近相同。

并且通過Open short、Leakage、Function test,完成Top wafer 厚度減薄至20?m 之整合測試,成功驗證其制程可行性。

異質(zhì)整合電路導通孔技術

3D IC 技術利用導通孔技術,在玻璃或是硅晶圓上透過垂直路徑導通上下芯片,藉由此技術能夠進行異質(zhì)芯片之整合封裝,增加芯片堆疊密度、縮小封裝體積、加大頻寬、降低功耗與增進產(chǎn)品效能。

異質(zhì)整合廣義而言,就是將兩種不同的芯片,例如記憶體+邏輯芯片、光電+電子元件等,透過封裝、3D堆疊等技術整合在一起。換句話說,將兩種不同制程、不同性質(zhì)等芯片整合在一起,都可稱為是異構(gòu)整合。

工研院已將不同方案整合在不同芯片上,如應用晶背via last 硅導通孔制程整合技術(導通孔大小5μm,深度50μm)于SRAM與邏輯芯片的堆疊架構(gòu)上,提升60% 以上的系統(tǒng)效能,減少70% 以上的功率消耗,而via middle 硅導通孔技術則成功與記憶體廠商完成四層8 Gb 的DDR 3 記憶體堆疊芯片。在影像感測器應用方面,整合了BSI CIS+ADC+ISP 三層芯片堆疊,大幅縮小封裝尺寸及提升效能。

下世代半導體檢測技術

目前先進半導體制程已達7納米以下,制程薄膜厚度及關鍵尺寸越來越小,現(xiàn)有檢測技術面臨偵測極限。

工研院開發(fā)X光計量技術,藉由X光次納米級解析能力,發(fā)展長波長X 光反射技術,量測微區(qū)(～50 μm x 50 μm)超薄次納米膜厚度,最小膜厚可至1 nm;同時發(fā)展穿透式小角度X 光散射技術及訊號增強模組,用以線上量測7納米、5納米、3納米制程的關鍵尺寸。

制程中的關鍵缺陷粒子尺寸已至20 nm 以下,且數(shù)量濃度低于103 顆/mL,然而目前溶液中納米微粒量測技術存在能力斷層。工研院研發(fā)樣品導入系統(tǒng)及訊號增強模組,搭配溶液中微量金屬粒子量測分析技術-單粒子電感耦合電漿體質(zhì)譜法(spICP-MS),成功突破量測技術斷層,并將國際之spICP-MS 尺寸偵測極限下推至4nm,數(shù)量濃度偵測極限下推至40 顆/mL,可滿足下世代半導體檢測需求。

AI芯片開源平臺

工研院發(fā)展「AI 芯片開源平臺」解決方案,與IC 設計及半導體從業(yè)者結(jié)盟投入新興chiplet 芯片技術和AI 創(chuàng)新平臺之研發(fā),推動AI 芯片水平整合產(chǎn)業(yè)合作模式,積極建立產(chǎn)業(yè)生態(tài)系,掌握AI 產(chǎn)業(yè)化商機。

完成AI 架構(gòu)之靜態(tài)分析技術開發(fā)與優(yōu)化,并將AI 芯片系統(tǒng)模擬技術授權(quán)半導體大廠;開發(fā)AI 芯片架構(gòu)分析技術,授權(quán)指紋辨識大廠;建立AI 推論加速器ITRI DLA(Deep Learning Accelerator)開源硬體,提供硬體參考設計與工具給IC 設計業(yè)者。

創(chuàng)建開源AI 軟體編譯設計平臺,授權(quán)領導廠商新思科技,并與之攜手設立人工智慧芯片設計實驗室(AI Chip Design Lab),提供AI 芯片設計之基礎軟硬體資源,降低AI 芯片設計門檻,集結(jié)更多業(yè)者投入裝置端AI 芯片技術的開發(fā)。

氮化鎵高功率與高頻技術

對于需要在高操作頻率以及大輸出功率應用環(huán)境下,半導體元件必須兼具高崩潰電壓(Breakdown voltage)與高飽和載子移動速率(Saturation Carrier Velocity)等特性。由于元件崩潰現(xiàn)象的產(chǎn)生的原因為載子受電場加速到足以觸發(fā)能隙間轟擊電離(Band-To-Band Impact Ionization)效應所致,因此寬能隙半導體材料先天就具有達到高崩潰電壓元件的優(yōu)勢。

以氮化鎵材料作為基底的元件非常適合在高頻、高功率、抗輻射及高溫環(huán)境下的應用。其實際應用包括供5G通訊基地臺的高功率輸出放大器、軍用雷達,充電電池,和車用能源管理系統(tǒng)等。

工研院致力于發(fā)展GaN基底的高電子遷移率電晶體之核心磊晶技術,如:新型基板與緩沖層的開發(fā);磊晶層的應力與翹曲管理;常關型超薄的閘極成長設計。

臺工研院電子與光電系統(tǒng)研究所所長吳志毅表示,工研院已開發(fā)應用于高頻通訊的氮化鎵半導體技術,并與相關學術機構(gòu)進行磊晶技術研究、開發(fā)操作頻率達320 GHz的高頻元件與100 GHz的功率放大器模塊等前瞻技術,希望加速臺灣地區(qū)下世代超高頻通訊關鍵技術自主化。

3D IC設計技術

工研院領先國內(nèi)投入3D IC研發(fā),包括訂定三維芯片設計平臺的規(guī)格、研發(fā)測試介面與測試整合架構(gòu)、靜電放電防護設計、熱分析等設計流程及三維芯片下線驗證,作為發(fā)展3D IC設計與制程技術之重要載具。工研院所開發(fā)邏輯與記憶體堆疊的三維芯片,也是全國第一個12吋晶圓90nm的3D IC。

從2011年12月,工研院與Intel共同合作研發(fā),適用于3D IC的超快速可堆疊DRAM架構(gòu)技術,可應用在行動手持裝置、百萬兆級與超大云端資料中心。從記憶體與處理器堆疊的角度切入,研發(fā)異質(zhì)整合的設計技術,包括發(fā)展自主的ThermalMeter整合熱分析系統(tǒng),強化3D IC的熱分析并細致化其分析結(jié)果,補足EDA廠商的軟件不足;發(fā)展DRAM時序與電流評估工具(DArT)提供多組channel擺置結(jié)構(gòu)供選擇,以及探索最佳化DRAM Array架構(gòu)之高階建模技術。

(關鍵字：半導體)